0 引言

垂直双扩散金属氧化物半导体(VDMOS)是一种重要的功率半导体器件,具有独特的垂直导电双扩散结构。对比传统的双极型晶体管,其具有低驱动功率、高输入阻抗、高开关速度、高线性跨导等优点,并且没有双极型晶体管的二次击穿现象[1-5]。VDMOS问世以来即在各种大功率应用场合发挥重要作用,特别是在汽车、高铁、航空、航天等重要领域有着不可或缺的作用。VDMOS的失效和退化是关乎设备和人员安全的重要问题,特别是其常处于大功率、高环境温度等严酷工作环境下,这对其可靠性提出了更高的要求。

国内外主要研究VDMOS功率器件在温度应力、电应力、机械应力下的退化失效过程和机理。单尼娜等[6]研究了直流和脉冲状态下功率VDMOS器件的可靠性,得出了两种状态下失效敏感参数为跨导。Davidovic等[7]研究了器件在持续辐照和负偏压温度应力下的变化,表明辐照和负偏压应力施加顺序的不同带来的不同影响。Wang等[8]研究了器件芯片漏极被外加薄膜施加应力情况下的变化,得出随着应力提高其开态电阻随之下降的结论。谭稀等[9]研究了器件漏电流、热阻(RTH)与软焊料空洞率关系,结果表明漏电流、RTH随空洞率增长而变大。本文研究了器件在高温应力、直流应力共同作用下的退化过程,对多项电学参数进行了较为全面的测量,并进行了RTH测量和微区分析,综合多种手段分析其退化和失效机理。

1 实验方案

待测功率VDMOS样品器件3支,采用国内自主封装的HRM7433D,分别为1、2、3号管。为得到器件在加速条件下的敏感参数退化规律,将器件置于高温环境对其施加功率,进行性能加速退化实验,电应力条件设置漏源电压(UDS)为5 V,漏源电流(IDS)为2 A,温度应力条件为230℃。

实验系统主要由温度控制系统和电应力偏置系统两大部分组成,图1为实验装置整体结构示意图。将其固定于热沉平台上,对器件施加压力。利用电热板、温控器、周波数调功模块、PT100传感器等设备搭建了温控系统,使热沉温度保持215.5℃,根据预先测出的器件RTH值,可计算出器件结温和热沉平台温差约为14.5℃,因此器件结温保持在230℃左右。

图1 实验装置整体结构示意图Fig.1 Schematic diagram of the experimental equipments

电应力偏置系统由栅压电路、漏源电压电流监测模块、电源组成。调节电源电压,使得UDS=5 V,栅压电路提供可调节栅源电压(UGS),调节UGS大小使IDS保持2 A。

实验中对多项参数进行测试,施加应力一段时间后,将其从实验平台取下置于通风处自然冷却1 h以上,使其和室温20℃保持一致,而后进行测量。测量后再将器件重新置于实验平台,对其恢复施加电学和温度应力。最初96 h应力阶段,每施加24 h应力进行一次测量。之后将测量间隔延长,改为每96 h应力进行一次测量。在第1 152 h测试点后,3号管在实验中突然失效,因此测量数据截止到1 152 h。

2 测量结果与讨论

2.1 电学参数退化

图2所示为测量得到的栅极阈值电压[UGS(th)]和应力时间的关系,保持UDS=UGS,UGS(th)为IDS=250μA时的UGS值。由图可知,随着应力时间增长,1、2、3号管的UGS(th)基本没有变化。通常金属-氧化物-半导体(MOS)场效应晶体管的栅极是薄弱环节,持续应力作用下容易失效和退化,影响器件的栅极控制能力[10],导致UGS(th)产生漂移。图2中UGS(th)的稳定表明其栅控能力没有变化。

图3所示为施加正向偏压下的栅极-源极漏电流(IGSS)和应力时间关系图,偏压条件为UGS=20 V。当栅极退化时,其典型特征之一为栅源漏电流的增大,相比UGS(th)反映器件三端特性而言,IGSS为器件两端特性,不受器件漏端影响[11],更准确直接地反应栅极的变化。图3中IGSS保持稳定,和图2相吻合,说明器件栅极保持稳定。

图2 UGS(th)和应力时间关系(UDS=UGS,IDS=250μA)Fig.2 Relationship between UGS(th)and stress time(UDS=UGS,IDS=250μA)

图3 正向IGSS和应力时间关系(UGS=20 V)Fig.3 Relation between forward IGSSand stress time(UGS=20 V)

为更充分地研究器件栅极的变化情况,对器件在反向偏压下的IGSS也进行了测量,偏压条件为VGS=-20 V,图4表明其反向偏压下的漏电流同样基本保持不变。鉴于栅氧化层和漏电流的高度相关性[12],图3、4可以进一步精确表明器件栅氧化层保持稳定。

图4 反向IGSS和应力时间关系(UGS=-20 V)Fig.4 Relation between reverse IGSSand stress time(UGS=-20 V)

根据功率VDMOS器件的结构原理,其静态漏极-源极通态电阻RDS(on)包括：源极接触及封装电阻RS、源区电阻Rn+、沟道电阻Rch、积累层电阻Ra、JFET区电阻Rj、N-层电阻Repi、衬底电阻Rsub、漏极接触及封装电阻RD,各部分电阻分布如图5所示[13-14]。其中源极电阻RS为器件半导体结构之外的源极相关部分引入的电阻,由含引线在内的源极封装电阻Rcas(S)和源极欧姆接触电阻Rcont(S)两部分组成,即RS=Rcas(S)+Rcont(S)。类似地,漏极电阻RD由含引线在内的漏极封装电阻Rcas(D)和漏极欧姆接触电阻Rcont(D)两部分组成。图6所示为器件的RDS(on)随应力时间变化关系,测量设置UGS=10 V,IDS=28 A。在起初672 h内RDS(on)均保持稳定,而在672～864 h内,各个器件RDS(on)陆续开始出现上升趋势并保持至测量结束,值得注意的是3号管上升较快。但RDS(on)的增长源于器件电阻分布中哪一部分的变化仍需深入分析。